Sự phân chia không chặt chẽ và nghiêm ngặt
Vì từ ghép “hoặc” được sử dụng trong ngôn ngữ tự nhiên theo hai nghĩa – liên kết-phân biệt và loại trừ-phân biệt, nên cần phân biệt hai loại phán đoán phân biệt: 1) phân biệt không nghiêm ngặt (yếu) và 2) phân tách nghiêm ngặt (mạnh) .
Sự phân chia lỏng lẻo– một phán đoán trong đó liên từ “hoặc” được sử dụng theo nghĩa kết nối-phân biệt (ký hiệu ?). Ví dụ: “Vũ khí cận chiến có thể đâm hoặc cắt” - tượng trưng R ? q. Liên kết “hoặc” trong trường hợp này tách biệt, vì các loại vũ khí như vậy tồn tại riêng biệt và kết nối với nhau, bởi vì có những vũ khí đâm và cắt đồng thời.
Một mệnh đề lỏng lẻo sẽ đúng nếu có ít nhất một thành viên của mệnh đề đúng và sai nếu cả hai thành viên của nó đều sai.
Sự phân chia chặt chẽ– một phán đoán trong đó liên từ “hoặc” được sử dụng với ý nghĩa phân biệt (ký hiệu– sự phân ly kép). Ví dụ: “Một hành động có thể là cố ý hoặc bất cẩn,” mang tính biểu tượng .
Các điều khoản của một sự phân tách chặt chẽ, được gọi là các lựa chọn thay thế, không thể vừa đúng. Nếu một hành vi được thực hiện do cố ý thì không thể coi là hành vi bất cẩn và ngược lại, hành vi được thực hiện do sơ suất cũng không thể bị coi là cố ý.
Một phép phân biệt chặt chẽ sẽ đúng nếu một thuật ngữ đúng và thuật ngữ kia sai; nó sẽ sai nếu cả hai thuật ngữ đều đúng hoặc cả hai thuật ngữ đều sai. Do đó, một mệnh đề phân tách chặt chẽ sẽ đúng nếu một phương án đúng và sai nếu cả hai phương án thay thế đều sai và đúng.
Liên kết phân biệt trong ngôn ngữ thường được diễn đạt bằng các liên từ “hoặc”, “hoặc”. Để tăng cường sự tách biệt sang một nghĩa khác, người ta thường sử dụng liên từ kép: thay cho cách diễn đạt “p hoặc q" sử dụng “p hoặc q” và cùng nhau “p hoặc q"– “hoặc p hoặc q.” Vì ngữ pháp không có các liên từ rõ ràng để phân chia không chặt chẽ và chặt chẽ, nên câu hỏi về loại sự tách biệt trong văn bản pháp luật và các văn bản khác phải được giải quyết bằng một phân tích có ý nghĩa về các phán đoán tương ứng.
Sự phân chia hoàn toàn và không đầy đủ
Một phán đoán phân biệt được gọi là hoàn chỉnh hoặc khép kín, liệt kê tất cả các đặc điểm hoặc tất cả các loại của một loại nhất định.
Một cách tượng trưng, phán đoán này có thể được viết như sau: < р ? q ? r>. Ví dụ: “Rừng rụng lá, rừng lá kim hoặc hỗn hợp”. Tính đầy đủ của sự phân chia này (trong ký hiệu tượng trưng được biểu thị bằng dấu< … >) được xác định bởi thực tế là không có loại rừng nào khác ngoài những loại rừng đã nêu.
Không đầy đủ, hoặc mở, là một phán đoán mang tính phân biệt không liệt kê tất cả các đặc điểm hoặc không liệt kê tất cả các loại của một loại nhất định. Trong ký hiệu tượng trưng, sự không đầy đủ của một phân tách có thể được biểu thị bằng dấu chấm lửng: R ? q ? r ? … Trong ngôn ngữ tự nhiên, tính không đầy đủ của một sự tách rời được thể hiện bằng các từ: “v.v.”, “v.v.” “và những thứ tương tự”, “những người khác”, v.v.
Ký hiệu cho các kết nối logic:
sự phủ định (đảo ngược, logic KHÔNG) được biểu thị ¬ (ví dụ: ØA);
sự liên kết (nhân logic, logic AND) được ký hiệu là /\
(ví dụ: A /\ B) hoặc & (ví dụ A & B);
phân ly (phép cộng logic, logic OR) được ký hiệu là \/
(ví dụ: A \/ B);
tiếp theo (ngụ ý) đóng góp bởi → (ví dụ: A → B);
danh tính đóng góp bởi ≡ (ví dụ: A ≡ B). Biểu thức A ≡ B đúng khi và chỉ khi giá trị của A và B giống nhau (cả hai đều đúng hoặc cả hai đều sai);
nhân vật 1 (đơn vị) dùng để biểu thị sự thật (câu nói đúng);
ký tự 0 (không) được dùng để biểu thị lời nói dối (tuyên bố sai).
Hai biểu thức logic chứa các biến được gọi là tương đương nếu giá trị của các biểu thức này trùng với bất kỳ giá trị nào của biến. Do đó, các biểu thức A → B và (€A) \/ B là tương đương, nhưng A /\ B và A \/ B thì không (ý nghĩa của các biểu thức là khác nhau, ví dụ: khi A = 1, B = 0 ).
Mức độ ưu tiên của các phép toán logic: đảo ngược (phủ định), kết hợp (phép nhân logic), phân tách (cộng logic), hàm ý (theo sau), đồng nhất. Như vậy, ÃA \/ B \/ C \/ D có nghĩa giống như
((€A) \/ B) \/ (C \/ D).
Có thể viết A \/ B \/ C thay vì (A \/ B) \/ C. Điều tương tự cũng áp dụng cho liên từ: có thể viết A /\ B /\ C thay vì (A /\ B ) /\ C.
Thuộc tính của các phép toán logic
Đặc tính chung của các phép toán logic
Đối với một bộ N có chính xác các biến logic 2n những nghĩa khác nhau. Bảng chân trị của biểu thức logic n biến chứa n+1 cột và 2n dòng.
Phân ly
Nếu ít nhất một trong các biểu thức con mà phép phân biệt được áp dụng là đúng trên một tập hợp giá trị nào đó của các biến, thì toàn bộ phép phân biệt là đúng đối với tập hợp giá trị này.
Nếu tất cả các biểu thức từ một danh sách nhất định đều đúng trên một tập hợp các giá trị biến nhất định thì sự phân tách của các biểu thức này cũng đúng.
Nếu tất cả các biểu thức từ một danh sách nhất định đều sai trên một tập hợp các giá trị biến nhất định thì sự phân tách của các biểu thức này cũng sai.
Ý nghĩa của sự phân tách không phụ thuộc vào thứ tự viết của các biểu thức con mà nó được áp dụng.
Sự liên kết
Nếu ít nhất một trong các biểu thức con mà liên kết được áp dụng là sai trên một số tập giá trị biến, thì toàn bộ liên kết đó là sai đối với tập hợp giá trị này.
Nếu tất cả các biểu thức từ một danh sách nhất định đều đúng trên một tập hợp các giá trị biến nhất định thì sự kết hợp của các biểu thức này cũng đúng.
Nếu tất cả các biểu thức từ một danh sách nhất định đều sai trên một tập hợp các giá trị biến nhất định thì sự kết hợp của các biểu thức này cũng sai.
Ý nghĩa của một liên từ không phụ thuộc vào thứ tự viết các biểu thức con mà nó được áp dụng.
Phân biệt và liên từ đơn giản
Chúng ta hãy gọi (để thuận tiện) một liên từ đơn giản nếu các biểu thức con mà liên từ đó được áp dụng là các biến khác nhau hoặc các phủ định của chúng. Tương tự, một phép tách được cho là đơn giản nếu các biểu thức con mà phép tách được áp dụng là các biến phân biệt hoặc các phủ định của chúng.
Một liên từ đơn giản mang ý nghĩa 1 (đúng) trên chính xác một bộ giá trị biến.
Một sự phân chia đơn giản có ý nghĩa 0 (sai) trên chính xác một bộ giá trị biến.
hàm ý
Hàm ý A →B tương đương với mệnh đề phân biệt (€A) \/ B. Mệnh đề phân biệt này cũng có thể được viết như sau: иA \/ B.
Hàm ý A →B chỉ có giá trị là 0 (sai) nếu A=1 và B=0. Nếu A=0 thì hàm ý A →B đúng với mọi giá trị của B.
Phân ly
Phân ly- (lat. disjunctio - disjunction) hoạt động logic, trong ứng dụng của nó càng gần với sự kết hợp “hoặc” càng tốt theo nghĩa “cái này, cái kia, hoặc cả hai cùng một lúc.” từ đồng nghĩa: logic "HOẶC", bao gồm "HOẶC", phép cộng logic, đôi khi chỉ "HOẶC".
Sự phân chia có thể nhị phân hoạt động, nghĩa là có hai toán hạng, ba loài hoạt động, nghĩa là có ba toán hạng hoặc n-ary hoạt động, nghĩa là có n toán hạng.
Mục nhập có thể là tiếp đầu ngữ- dấu hiệu hoạt động đứng trước toán hạng (ký hiệu Ba Lan), thêm vào- dấu phép toán nằm giữa các toán hạng hoặc hậu tố- dấu hiệu hoạt động đứng sau toán hạng. Khi số lượng toán hạng nhiều hơn 2, ký hiệu tiền tố và hậu tố sẽ tiết kiệm hơn.
Các tùy chọn ghi phổ biến nhất là:
|| | .
đại số Boolean
Sự định nghĩa.
Chức năng logic TỐI ĐA trong logic hai giá trị (nhị phân) được gọi là phân ly (logic "HOẶC", phép cộng logic hoặc đơn giản "HOẶC").
Quy tắc: Kết quả bằng toán hạng lớn nhất.
Sự miêu tả.
Trong đại số Boolean, phân hợp là một hàm có hai, ba hoặc nhiều biến (chúng vừa là toán hạng của một phép toán, vừa là đối số của hàm).
Quy tắc: kết quả bằng nhau nếu tất cả các toán hạng đều bằng nhau; trong tất cả các trường hợp khác, kết quả bằng .
| Bảng chân lý | ||
|---|---|---|
Bảng chân lý cho phép phân biệt bậc ba (ba toán hạng):
| X | Y | Z | XYZ |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
Logic đa giá trị
Một hoạt động được gọi là logic nhị phân phân ly, trong logic đa giá trị được gọi là tối đa: , trong đó , a là ý nghĩa logic. Các lựa chọn khác cũng có thể. Thông thường, người ta cố gắng duy trì khả năng tương thích với đại số Boolean cho các giá trị toán hạng.
Cần lưu ý rằng tên của hoạt động này tối đa có ý nghĩa trong logic với bất kỳ giá trị nào, bao gồm logic nhị phân và tên phân ly, logic "HOẶC", phép cộng logic và chỉ "HOẶC" chỉ có ý nghĩa trong logic nhị phân và khi chuyển sang logic đa giá trị, chúng sẽ mất đi ý nghĩa.
Logic cổ điển
Trong phép tính mệnh đề cổ điển, các tính chất của phép phân biệt được xác định bằng cách sử dụng các tiên đề. Phép tính mệnh đề cổ điển có thể được xác định bằng các hệ tiên đề khác nhau và một số trong chúng sẽ mô tả các tính chất của phép phân tách. Một trong những lựa chọn phổ biến nhất bao gồm 3 tiên đề về sự phân ly:
Bằng cách sử dụng các tiên đề này, bạn có thể chứng minh các công thức khác chứa phép chia phân. Xin lưu ý rằng phép tính mệnh đề cổ điển không tính toán kết quả từ các giá trị của toán hạng (như trong đại số Boolean), mà yêu cầu chứng minh toàn bộ công thức dựa trên các tiên đề và quy tắc suy luận. Bay cao đau rơi
Thiết kế mạch
| 0 | 0 | 0 |
| 1 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 1 | 1 |
Quy tắc ghi nhớ cho sự phân tách với số lượng đầu vào bất kỳ là: Đầu ra sẽ là:
- "1" khi và chỉ khi ít nhất là trên một có số "1" ở đầu vào
- "0" khi và chỉ khi mọi người đầu vào "0"
Lập trình
Có hai loại phân tách chính được sử dụng trong các ngôn ngữ máy tính: OR logic và OR theo bit. Ví dụ: trong các ngôn ngữ C/C++, logic “OR” được biểu thị bằng ký hiệu “||” và “OR” theo bit được biểu thị bằng ký hiệu “|”. Trong ngôn ngữ Pascal/Delphi, cả hai loại phân cách đều được biểu thị bằng từ khóa " hoặc", và kết quả của hành động được xác định bởi loại toán hạng. Nếu toán hạng thuộc loại logic (ví dụ: Boolean), phép toán logic sẽ được thực hiện; nếu toán hạng là số nguyên (ví dụ: Byte), phép toán theo bit sẽ được thực hiện.
Logic "HOẶC" được sử dụng trong các toán tử nhảy có điều kiện hoặc trong các trường hợp tương tự khi kết quả hoặc được yêu cầu. Ví dụ:
Nếu (a || b) ( /*một số hành động */ } ;
Kết quả sẽ bằng nhau nếu cả hai toán hạng đều bằng nhau hoặc . Trong mọi trường hợp khác, kết quả sẽ bằng .
Trong trường hợp này, quy ước tiêu chuẩn được áp dụng: nếu giá trị của toán hạng bên trái bằng , thì giá trị của toán hạng bên phải không được tính toán (thay vào đó có thể sử dụng một công thức phức tạp). Quy ước này tăng tốc độ thực hiện chương trình và là một kỹ thuật hữu ích trong một số trường hợp. Trình biên dịch Delphi hỗ trợ một lệnh đặc biệt bao gồm
($B-)
hoặc tắt
($B+)
hành vi tương tự. Ví dụ: nếu toán hạng bên trái kiểm tra xem toán hạng bên phải có cần được đánh giá hay không:
Nếu (a == NULL || a-> x == 0 ) ( /*một số hành động */ } ;
Trong ví dụ này, nhờ việc kiểm tra toán hạng bên trái, việc hủy bỏ tham chiếu con trỏ null sẽ không bao giờ xảy ra trong toán hạng bên phải.
Bitwise OR thực hiện một phép toán đại số Boolean bình thường trên tất cả các bit của toán hạng bên trái và bên phải theo cặp. Ví dụ,
| Nếu như | |
| một = | |
| b = | |
| Cái đó | |
| a HOẶC b = |
Kết nối với ngôn ngữ tự nhiên
Sự giống nhau giữa từ tách và từ kết hợp “hoặc” trong ngôn ngữ tự nhiên thường được chỉ ra khi nó được dùng với nghĩa “cái này, cái kia, hoặc cả hai”. Trong các văn bản pháp luật người ta thường viết “và/hoặc” nghĩa là “cái này, cái kia hoặc cả hai”. Câu lệnh ghép "A và/hoặc B" được coi là sai khi cả hai câu A và B đều sai, nếu không thì câu lệnh ghép đó là đúng. Điều này hoàn toàn tương ứng với định nghĩa về sự phân tách trong đại số Boolean, nếu “đúng” được ký hiệu là , và “sai” là .
sự mơ hồ ngôn ngữ tự nhiên là từ kết hợp “hoặc” được sử dụng với hai nghĩa: để biểu thị sự phân tách hoặc để biểu thị một thao tác khác -
ĐẶC ĐIỂM CỦA HOẠT ĐỘNG LOGIC
1. Chỉ định
1.1. Ký hiệu cho các kết nối logic (hoạt động):
Một) sự phủ định(đảo ngược, logic NOT) được biểu thị bằng и (ví dụ: иA);
b) sự liên kết(nhân logic, logic AND) được ký hiệu là /\
(ví dụ: A /\ B) hoặc & (ví dụ: A & B);
c) phân ly(phép cộng logic, logic OR) được ký hiệu là \/
(ví dụ: A \/ B);
d) tiếp theo(ngụ ý) được ký hiệu là → (ví dụ A → B);
đ) danh tính ký hiệu là ≡ (ví dụ: A ≡ B). Biểu thức A ≡ B đúng khi và chỉ khi giá trị của A và B giống nhau (cả hai đều đúng hoặc cả hai đều sai);
f) ký hiệu 1 được dùng để biểu thị sự thật (tuyên bố đúng); ký hiệu 0 – để biểu thị lời nói dối (tuyên bố sai).
1.2. Hai biểu thức Boolean chứa các biến được gọi là tương đương (tương đương) nếu giá trị của các biểu thức này trùng với bất kỳ giá trị nào của biến. Do đó, các biểu thức A → B và (€A) \/ B là tương đương, nhưng A /\ B và A \/ B thì không (ý nghĩa của các biểu thức là khác nhau, ví dụ: khi A = 1, B = 0 ).
1.3. Ưu tiên của các hoạt động logic:đảo ngược (phủ định), kết hợp (phép nhân logic), phân tách (phép cộng logic), hàm ý (theo sau), đồng nhất hóa. Như vậy, ÃA \/ B \/ C \/ D có nghĩa giống như
((€A) \/ B) \/ (C \/ D).
Có thể viết A \/ B \/ C thay vì (A \/ B) \/ C. Điều tương tự cũng áp dụng cho liên từ: có thể viết A /\ B /\ C thay vì (A /\ B ) /\ C.
2. Thuộc tính
Danh sách dưới đây KHÔNG nhằm mục đích hoàn chỉnh nhưng hy vọng đủ tính đại diện.
2.1. Thuộc tính chung
- Đối với một bộ N có chính xác các biến logic 2 N những nghĩa khác nhau. Bảng chân lý cho biểu thức logic từ N biến chứa n+1 cột và 2 N dòng.
2.2.Sự phân chia
- Nếu ít nhất một trong các biểu thức con mà phép phân biệt được áp dụng là đúng trên một tập hợp giá trị nào đó của các biến, thì toàn bộ phép phân biệt là đúng đối với tập hợp giá trị này.
- Nếu tất cả các biểu thức từ một danh sách nhất định đều đúng trên một tập hợp các giá trị biến nhất định thì sự phân tách của các biểu thức này cũng đúng.
- Nếu tất cả các biểu thức từ một danh sách nhất định đều sai trên một tập hợp các giá trị biến nhất định thì sự phân tách của các biểu thức này cũng sai.
- Ý nghĩa của sự phân tách không phụ thuộc vào thứ tự viết của các biểu thức con mà nó được áp dụng.
2.3. Sự liên kết
- Nếu ít nhất một trong các biểu thức con mà liên kết được áp dụng là sai trên một số tập giá trị biến, thì toàn bộ liên kết đó là sai đối với tập hợp giá trị này.
- Nếu tất cả các biểu thức từ một danh sách nhất định đều đúng trên một tập hợp các giá trị biến nhất định thì sự kết hợp của các biểu thức này cũng đúng.
- Nếu tất cả các biểu thức từ một danh sách nhất định đều sai trên một tập hợp các giá trị biến nhất định thì sự kết hợp của các biểu thức này cũng sai.
- Ý nghĩa của một liên từ không phụ thuộc vào thứ tự viết của các biểu thức con mà nó được áp dụng.
2.4. Phân biệt và liên từ đơn giản
Chúng ta hãy gọi (để thuận tiện) sự kết hợp đơn giản, nếu các biểu thức con mà kết hợp được áp dụng là các biến riêng biệt hoặc phủ định của chúng. Tương tự, sự phân chia được gọi là đơn giản, nếu các biểu thức con mà phép phân tách được áp dụng là các biến riêng biệt hoặc phủ định của chúng.
- Một kết hợp đơn giản đánh giá là 1 (đúng) trên chính xác một bộ giá trị biến.
- Phép phân biệt đơn giản có giá trị là 0 (sai) trên chính xác một bộ giá trị biến.
2.5. hàm ý
- hàm ý MỘT →B tương đương với sự phân ly (¬ A) \/ B. Sự phân tách này cũng có thể được viết như sau: ¨ A\/B.
- hàm ý MỘT →B chỉ nhận giá trị 0 (sai) nếu A=1 Và B=0. Nếu như A=0, thì hàm ý MỘT →Bđúng với mọi giá trị B.
Các hoạt động logic. Phân tách, kết hợp và phủ định
Vậy làm thế nào để các câu lệnh logic đơn giản kết nối với nhau để tạo thành những câu lệnh phức tạp? Trong ngôn ngữ tự nhiên, chúng ta sử dụng nhiều liên từ và các phần khác của lời nói. Ví dụ: “và”, “hoặc”, “hoặc”, “không”, “nếu”, “thì”, “thì”. Ví dụ về những câu nói phức tạp: “anh ấy có kiến thức Và kỹ năng", "cô ấy sẽ đến vào thứ ba, hoặc vào thứ Tư", "Tôi sẽ chơi Sau đó, khi tôi làm bài tập về nhà", "5 Không bằng 6". Làm thế nào để chúng ta quyết định những gì chúng ta được nghe là đúng hay sai? Bằng cách nào đó, về mặt logic, thậm chí ở đâu đó một cách vô thức, dựa trên kinh nghiệm sống trước đây, chúng ta hiểu rằng sự thật với sự kết hợp “và” xảy ra trong trường hợp cả hai câu nói đơn giản đều đúng. Một khi một người trở thành lời nói dối, toàn bộ tuyên bố phức tạp sẽ sai. Tuy nhiên, với từ nối “or”, chỉ một câu đơn giản phải đúng và khi đó toàn bộ biểu thức sẽ trở thành đúng.
Đại số Boolean đã chuyển kinh nghiệm sống này vào bộ máy toán học, hình thức hóa nó và đưa ra các quy tắc nghiêm ngặt để thu được một kết quả rõ ràng. Ở đây các công đoàn bắt đầu được gọi là toán tử logic.
Đại số logic bao gồm nhiều phép toán logic. Tuy nhiên, ba trong số đó đáng được quan tâm đặc biệt, bởi vì... với sự giúp đỡ của họ, bạn có thể mô tả tất cả những thứ khác và do đó, sử dụng ít loại thiết bị hơn khi thiết kế mạch điện. Những hoạt động như vậy được sự liên kết(VÀ), phân ly(Hoặc và sự phủ định(KHÔNG). Thường thì sự kết hợp được biểu thị & , sự phân ly - || và phủ định là một vạch trên biến chỉ ra câu lệnh.
Với một liên từ, tính đúng đắn của một biểu thức phức tạp chỉ phát sinh nếu tất cả các biểu thức đơn giản tạo nên biểu thức phức tạp đều đúng. Trong tất cả các trường hợp khác, biểu thức phức tạp sẽ sai.
Với phép tách, tính đúng của một biểu thức phức tạp xảy ra khi có ít nhất một biểu thức đơn giản có trong nó là đúng hoặc hai biểu thức cùng một lúc. Điều đó xảy ra là một biểu thức phức tạp bao gồm nhiều hơn hai biểu thức đơn giản. Trong trường hợp này, chỉ cần một điều đơn giản là đúng và sau đó toàn bộ câu phát biểu sẽ đúng.
Phủ định là một phép toán đơn nhất, bởi vì nó được thực hiện liên quan đến một biểu thức đơn giản hoặc liên quan đến kết quả của một biểu thức phức tạp. Kết quả của sự phủ định là một tuyên bố mới trái ngược với tuyên bố ban đầu.
Bảng chân lý
Thật thuận tiện để mô tả các hoạt động logic bằng cái gọi là bảng sự thật, phản ánh kết quả tính toán của các câu lệnh phức tạp cho các giá trị khác nhau của các câu lệnh đơn giản ban đầu. Các câu lệnh đơn giản được biểu thị bằng các biến (ví dụ: A và B).
Cơ sở logic của máy tính
Máy tính sử dụng nhiều thiết bị khác nhau, hoạt động của chúng được mô tả hoàn hảo bằng đại số logic. Các thiết bị như vậy bao gồm các nhóm công tắc, bộ kích hoạt, bộ cộng.
Ngoài ra, mối liên hệ giữa đại số Boolean và máy tính còn nằm ở hệ thống số được sử dụng trong máy tính. Như bạn đã biết, nó là nhị phân. Vì vậy, các thiết bị máy tính có thể lưu trữ và biến đổi cả số và giá trị của các biến logic.
Mạch chuyển mạch
Máy tính sử dụng mạch điện bao gồm nhiều công tắc. Công tắc chỉ có thể ở hai trạng thái: đóng và mở. Trong trường hợp đầu tiên, dòng điện đi qua, trong trường hợp thứ hai thì không. Rất thuận tiện để mô tả hoạt động của các mạch như vậy bằng cách sử dụng đại số logic. Tùy thuộc vào vị trí của các công tắc, bạn có thể nhận hoặc không nhận được tín hiệu ở đầu ra.
Cổng, dép xỏ ngón và bộ bổ sung
Cổng là một phần tử logic chấp nhận một số giá trị nhị phân và tạo ra các giá trị khác tùy thuộc vào việc triển khai nó. Ví dụ, có các cổng thực hiện phép nhân logic (kết hợp), phép cộng (phân tách) và phủ định.
Bộ kích hoạt và bộ cộng là những thiết bị tương đối phức tạp bao gồm các phần tử đơn giản hơn - cổng.
Trình kích hoạt có khả năng lưu trữ một chữ số nhị phân, do thực tế là nó có thể ở hai trạng thái ổn định. Trigger chủ yếu được sử dụng trong các thanh ghi bộ xử lý.
Bộ cộng được sử dụng rộng rãi trong các đơn vị logic số học của bộ xử lý (ALU) và thực hiện tính tổng các bit nhị phân.
Việc xây dựng máy tính, hay đúng hơn là phần cứng, dựa trên cái gọi là van. Chúng là những yếu tố khá đơn giản có thể được kết hợp với nhau, từ đó tạo ra nhiều sơ đồ khác nhau. Một số phương án phù hợp để thực hiện các phép tính toán học và trên cơ sở những thứ khác họ xây dựng những khác biệt ký ức MÁY TÍNH.
Ventel là một thiết bị tạo ra kết quả của phép toán Boolean từ dữ liệu (tín hiệu) được nhập vào nó.
Van đơn giản nhất là một biến tần bán dẫn chuyển đổi điện áp thấp thành điện áp cao hoặc ngược lại (cao xuống thấp). Điều này có thể được coi là chuyển đổi số 0 logic thành số 0 logic hoặc ngược lại. Những thứ kia. chúng tôi nhận được van KHÔNG.
Bằng cách kết nối một cặp bóng bán dẫn theo những cách khác nhau, ta thu được các cổng HAY KHÔNG Và VÀ KHÔNG. Các cổng này không còn chấp nhận một mà là hai hoặc nhiều tín hiệu đầu vào. Tín hiệu đầu ra luôn giống nhau và phụ thuộc (tạo ra điện áp cao hay thấp) vào tín hiệu đầu vào. Trong trường hợp cổng NOR, chỉ có thể đạt được điện áp cao (mức logic) nếu tất cả đầu vào ở mức thấp. Trong trường hợp cổng NAND, điều ngược lại là đúng: thu được một cổng logic nếu tất cả tín hiệu đầu vào bằng 0. Như bạn có thể thấy, điều này trái ngược với các phép toán logic quen thuộc như AND và OR. Tuy nhiên, cổng NAND và NOR được sử dụng phổ biến vì Việc triển khai chúng đơn giản hơn: AND-NOT và NOR-NOT được thực hiện bởi hai bóng bán dẫn, trong khi logic AND và OR được thực hiện bởi ba bóng bán dẫn.
Đầu ra cổng có thể được biểu diễn dưới dạng hàm của đầu vào.
Cần rất ít thời gian để một bóng bán dẫn chuyển từ trạng thái này sang trạng thái khác (thời gian chuyển đổi được đo bằng nano giây). Và đây là một trong những lợi thế đáng kể của các kế hoạch được xây dựng trên cơ sở chúng.
Đối với các giá trị logic, ba thao tác thường được sử dụng:
- Sự liên kết– phép nhân logic (AND) – và, &, ∧.
- Phân ly– phép cộng logic (OR) – hoặc, |, v.
- Phủ định logic (NOT) – không,.
Các biểu thức logic có thể được chuyển đổi theo các định luật đại số của logic:
- Quy luật phản xạ
a ∨ a = a
a ∧ a = a - Định luật giao hoán
a ∨ b = b ∨ a
a ∧ b = b ∧ a - Quy luật kết hợp
(a ∧ b) ∧ c = a ∧ (b ∧ c)
(a ∨ b) ∨ c = a ∨ (b ∨ c) - Luật phân phối
a ∧ (b ∨ c) = (a ∧ b) ∨ (a ∧ c)
a ∨ (b ∧ c) = (a ∨ b) ∧ (a ∨ c) - Luật phủ định của phủ định
(a) = một - Định luật De Morgan
(a ∧ b) = a ∨ b
(a ∨ b) = a ∧ b - Định luật hấp thụ
a ∨ (a ∧ b) = a
a ∧ (a ∨ b) = a
Mọi công thức logic đều xác định một số hàm Boolean. Mặt khác, đối với bất kỳ hàm Boolean nào, người ta có thể viết vô số công thức biểu diễn nó. Một trong những nhiệm vụ chính của đại số logic là tìm theo kinh điển x (tức là các công thức được xây dựng theo một quy tắc nhất định, canon), cũng như các công thức đơn giản nhất biểu thị các hàm Boolean.
Nếu một hàm logic được biểu diễn thông qua phép tách, phép kết hợp và phép phủ định của các biến thì dạng biểu diễn này được gọi là Bình thường. Trong số các dạng thông thường, có những dạng mà hàm được viết theo một cách riêng. Chúng được gọi là hoàn hảo.
Một vai trò đặc biệt trong đại số logic được thực hiện bởi các lớp dạng chuẩn tắc hoàn hảo phân biệt và liên hợp. Chúng dựa trên các khái niệm về sự phân tách cơ bản và sự kết hợp cơ bản.
Công thức được gọi là liên từ cơ bản, nếu nó là sự kết hợp của một hoặc nhiều biến, có hoặc không có phủ định. Một biến hoặc phủ định của nó được xem xét liên từ cơ bản một kỳ.
Công thức được gọi là sự phân chia cơ bản, nếu nó là sự phân tách (có lẽ là đơn thức) của các biến và phủ định của các biến.
DNF VÀ SDNF
Công thức được gọi là dạng chuẩn tắc phân biệt(DNF), nếu đó là sự tách rời của các liên từ cơ bản không lặp lại. DNF được viết là: А1 v А2 v ... v Аn, mỗi nơi MỘT- liên từ sơ cấp.
Công thức MỘT từ k các biến được gọi dạng chuẩn phân biệt hoàn hảo(SDNF), nếu:
1.A là một DNF trong đó mọi liên từ cơ bản đều là liên từ k biến x1, x2, …, xk và ở vị trí thứ i của liên từ này có một biến xi hoặc sự phủ nhận của nó;
2. Tất cả các liên từ cơ bản trong DNF như vậy đều phân biệt theo cặp.
Ví dụ: A = x1 & NOT x2 v x1 & x2
Dạng chuẩn tắc phân biệt hoàn hảo là một công thức được xây dựng theo các quy tắc được xác định chặt chẽ theo thứ tự của các liên từ cơ bản (thuật ngữ phân biệt) trong đó.
Đây là một ví dụ về cách biểu diễn duy nhất của hàm Boolean dưới dạng ký hiệu công thức (đại số).
định lý SDNF
Cho phép f(x1 x2, …, xn)– Hàm Boolean của N các biến không bằng 0. Khi đó có một dạng chuẩn tắc phân biệt hoàn hảo biểu diễn hàm f.
Thuật toán xây dựng SDNF bằng bảng chân lý:
1. Trong bảng chân trị, chúng ta đánh dấu các tập biến mà giá trị của hàm f = 1.
2.Đối với mỗi tập hợp được đánh dấu, chúng ta viết kết hợp của tất cả các biến như sau: nếu giá trị của một số biến trong tập hợp này bằng 1, thì chúng ta đưa chính biến đó vào kết hợp, nếu không thì phủ định của nó.
3. Chúng ta kết nối tất cả các liên từ thu được bằng các phép toán phân cách.
KNF VÀ SKNF
Công thức được gọi là dạng liên hợp thông thường(CNF), nếu nó là sự kết hợp của các giao tiếp cơ bản không lặp lại. CNF được viết dưới dạng: A1 & A2 & ... & An, mỗi nơi MỘT- sự phân ly cơ bản.
Công thức MỘT từ k các biến được gọi dạng liên hợp chuẩn tắc hoàn hảo(SKNF), nếu:
1. A là CNF trong đó mọi phép tách cơ bản đều là phép tách k biến x1, x2, …, xk, và ở vị trí thứ i của phân tách này có biến xi hoặc phủ định của nó;
2. Tất cả các giao cơ bản trong CNF như vậy đều phân biệt theo từng cặp.
Ví dụ: A = (x1 v KHÔNG x2) & (x1 v x2)
định lý SCNF
Cho phép f(x1 x2, …, xn)– Hàm Boolean của N các biến không bằng 0. Khi đó có một dạng chuẩn liên hợp hoàn hảo biểu diễn hàm f.
Thuật toán xây dựng SCNF sử dụng bảng chân lý:
1. Trong bảng chân trị, chúng ta đánh dấu các tập biến mà giá trị của hàm f = 0.
2. Đối với mỗi tập hợp được đánh dấu, chúng ta viết phép tách của tất cả các biến như sau: nếu giá trị của một biến nào đó trong tập hợp này bằng 0 thì chúng ta đưa chính biến đó vào trong phép tách, nếu không thì phủ định của nó.
3. Chúng ta kết nối tất cả các phép tách thu được bằng các phép toán kết hợp.
Từ các thuật toán xây dựng SDNF và SCNF, theo sau, nếu đối với hầu hết các tập hợp giá trị biến, hàm bằng 0, thì để có được công thức của nó, việc xây dựng SDNF sẽ dễ dàng hơn, nếu không thì - SCNF.
Giảm thiểu các hàm logic bằng bản đồ Karnaugh
Bản đồ Karnaugh là một cách đồ họa để giảm thiểu các hàm chuyển đổi (Boolean), giúp làm việc tương đối dễ dàng với các biểu thức lớn và loại bỏ các chủng tộc tiềm năng. Thể hiện các hoạt động dán không hoàn chỉnh theo cặp và hấp thụ cơ bản. Bản đồ Karnaugh được coi là bảng chân trị của một hàm được sắp xếp lại cho phù hợp. Bản đồ Carnaugh có thể được coi là một sự phát triển phẳng cụ thể của khối Boolean n chiều.
Bản đồ Carnot được phát minh vào năm 1952 bởi Edward W. Veitch và được cải tiến vào năm 1953 bởi Maurice Carnot, một nhà vật lý tại Bell Labs, và nhằm mục đích giúp đơn giản hóa các mạch điện tử kỹ thuật số.
Trong bản đồ Carnaugh, các biến Boolean được chuyển từ bảng chân trị và được sắp xếp bằng mã Gray, trong đó mỗi số tiếp theo khác với số trước chỉ một chữ số.
Phương pháp chính để giảm thiểu các hàm logic được trình bày dưới dạng SDNF hoặc SCNF là hoạt động dán không hoàn chỉnh theo cặp và hấp thụ cơ bản. Hoạt động dán theo cặp được thực hiện giữa hai thuật ngữ (thành viên) chứa các biến giống hệt nhau, các lần xuất hiện của chúng (trực tiếp và nghịch đảo) trùng khớp với tất cả các biến ngoại trừ một biến. Trong trường hợp này, tất cả các biến ngoại trừ một biến có thể được lấy ra khỏi ngoặc và các lần xuất hiện trực tiếp và nghịch đảo của một biến còn lại trong ngoặc có thể được dán lại với nhau. Ví dụ:
Khả năng hấp thụ suy ra từ sự bình đẳng hiển nhiên
Vì vậy, nhiệm vụ chính trong việc giảm thiểu SDNF và SCNF là tìm ra các thuật ngữ phù hợp để dán với sự hấp thụ tiếp theo, đây có thể là một nhiệm vụ khá khó khăn đối với các hình dạng lớn. Bản đồ Carnaugh cung cấp một cách trực quan để tìm các thuật ngữ như vậy.
Hình này hiển thị một bảng chân lý đơn giản cho hàm hai biến, khối 2 chiều (hình vuông) tương ứng với bảng này, cũng như khối 2 chiều có ký hiệu là các thuật ngữ SDNF và một bảng tương đương để nhóm các thuật ngữ:
Phương pháp sơ đồ Veitch.
"Phương pháp này cho phép bạn nhanh chóng thu được các DNF tối thiểu của hàm Boolean f của một số lượng nhỏ biến. Phương pháp này dựa trên việc chỉ định các hàm Boolean bằng sơ đồ thuộc một số loại đặc biệt, được gọi là sơ đồ Veitch. Đối với hàm Boolean hai biến, Sơ đồ Veitch có dạng (Bảng 4.4.1).
Mỗi ô trong sơ đồ tương ứng với một tập hợp các biến hàm Boolean trong bảng chân trị của nó. Trong (Bảng 4.4.1), sự tương ứng này được thể hiện: Trong ô của sơ đồ Veitch, một đơn vị được đặt nếu hàm Boolean lấy giá trị đơn vị trên tập hợp tương ứng. Giá trị 0 của hàm Boolean không được đặt trong sơ đồ Veitch. Đối với hàm Boolean ba biến, biểu đồ Veitch có dạng sau (Bảng 4.4.2).
Thêm bảng đó vào sẽ có sơ đồ hàm số 4 biến (Bảng 4.4.3).
Theo cách tương tự, bằng cách thêm một sơ đồ khác gồm 3 biến vào sơ đồ vừa xem xét, bạn có thể có được sơ đồ cho hàm 5 biến, v.v., nhưng sơ đồ cho hàm có nhiều hơn 4 biến hiếm khi được sử dụng. Các sơ đồ sau đây là điển hình:
Việc tổng hợp các mạch tổ hợp có thể được minh họa bằng cách giải một bài toán đơn giản.
Vấn đề 1
Ủy ban tuyển sinh, bao gồm ba thành viên ủy ban và một chủ tịch, quyết định số phận của người nộp đơn bằng đa số phiếu. Trong trường hợp phân phối phiếu bầu bằng nhau, đa số sẽ được xác định bởi nhóm mà chủ tịch ủy ban tuyển chọn tự tìm thấy. Xây dựng một máy tự động đảm bảo việc xác định đa số phiếu bầu.
Giải pháp
Khi tính đến các giả định trên, điều kiện của bài toán có thể được biểu diễn rõ ràng dưới dạng bảng chân trị.
Chúng tôi điền vào bảng có tính đến thực tế là hàm f được xác định hoàn toàn, tức là. nó được xác định trên tất cả các tập biến x1 - x4 có thể có. Với n biến đầu vào thì có N = 2n bộ biến. Trong ví dụ của chúng tôi, N = 24 = 16 bộ.
Những bộ này có thể được viết theo bất kỳ thứ tự nào, nhưng tốt hơn là nên viết theo thứ tự mã nhị phân tăng dần.
Hệ thống số thập phân
Cơ số của hệ thống số này p bằng mười. Hệ thống số này sử dụng mười chữ số. Hiện nay, các ký hiệu dùng để biểu thị các số này là 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. Một số trong hệ thập phân được viết dưới dạng tổng của các đơn vị, chục, trăm, nghìn , và như thế. Nghĩa là, trọng số của các chữ số liền kề khác nhau theo hệ số mười. Các số nhỏ hơn một được viết tương tự. Trong trường hợp này, các chữ số của số sẽ được gọi là phần mười, phần trăm hoặc phần nghìn của một đơn vị.
Hãy xem một ví dụ về cách viết số thập phân. Để chỉ ra rằng ví dụ sử dụng hệ thống số thập phân, chúng tôi sử dụng chỉ số 10. Nếu, ngoài dạng thập phân của cách viết số, không có hình thức ghi nào khác được sử dụng, thì chỉ số thường không được sử dụng:
A 10 =247,56 10 =2*10 2 +4*10 1 +7*10 0 +5*10 -1 +6*10 -2 = 200 10 +40 10 +7 10 +0,5 10 +0 0,06 10
Ở đây chữ số có ý nghĩa nhất của số sẽ được gọi là hàng trăm. Trong ví dụ trên, hàng trăm tương ứng với số 2. Chữ số tiếp theo sẽ được gọi là hàng chục. Trong ví dụ trên, số 4 tương ứng với số hàng chục, chữ số tiếp theo sẽ được gọi là số đơn vị. Trong ví dụ trên, đơn vị tương ứng với số 7. Phần mười tương ứng với số 5 và phần trăm – 6.
Hệ thống số nhị phân
Cơ số của hệ thống số này p bằng hai. Hệ thống số này sử dụng hai chữ số. Để không bị phát minh ra các ký hiệu mới biểu thị số, người ta sử dụng ký hiệu của các chữ số thập phân 0 và 1 trong hệ số nhị phân. Để không gây nhầm lẫn cho hệ số khi viết số, người ta sử dụng chỉ số 2. Nếu, trong Ngoài dạng viết số nhị phân, không có dạng nào khác được dự định sử dụng thì chỉ số này có thể được bỏ qua.
Một số trong hệ thống số này được viết dưới dạng tổng của một, hai, bốn, tám, v.v. Nghĩa là, trọng số của các chữ số liền kề khác nhau theo hệ số hai. Các số nhỏ hơn một được viết tương tự. Trong trường hợp này, các chữ số của số sẽ được gọi là một nửa, một phần tư hoặc một phần tám của một đơn vị.
Hãy xem một ví dụ về cách viết số nhị phân:
A 2 =101110.101 2 = 1*2 5 +0*2 4 +1*2 3 +1*2 2 +1*2 1 +0*2 0 +1*2 -1 +0*2 -2 + 1* 2 -3 = 32 10 +8 10 +4 10 +2 10 +0,5 10 +0,125 10 =46,625 10
Khi viết vào dòng thứ hai một ví dụ về số thập phân tương đương của các chữ số nhị phân, chúng ta đã không viết lũy thừa của hai số nhân với 0, vì điều này sẽ chỉ dẫn đến sự lộn xộn trong công thức và do đó, gây khó khăn cho việc hiểu nội dung. .
Một nhược điểm của hệ thống số nhị phân có thể coi là số lượng lớn các chữ số cần thiết để viết số. Ưu điểm của hệ thống số này là dễ dàng thực hiện các phép tính số học, điều này sẽ được thảo luận sau.
Hệ thống số bát phân
Cơ số của hệ thống số này p bằng 8. Hệ thống số bát phân có thể được coi là một cách viết số nhị phân ngắn hơn, vì số tám là lũy thừa của hai. Hệ thống số này sử dụng tám chữ số. Để không phát minh ra các ký hiệu mới để biểu thị số, các ký hiệu số thập phân 0, 1, 2, 3, 4, 5, 6 và 7 đã được sử dụng trong hệ bát phân. dùng để viết số, ngoài dạng bát phân để viết số, không dự kiến sử dụng dạng ký hiệu nào khác thì chỉ số này có thể bỏ qua.
Một số trong hệ thống số này được viết dưới dạng tổng của một, tám, sáu mươi bốn, v.v. Nghĩa là, trọng số của các chữ số liền kề khác nhau theo hệ số tám. Các số nhỏ hơn một được viết tương tự. Trong trường hợp này, các chữ số của số sẽ được gọi là số tám, sáu mươi bốn, v.v., phân số của một.
Hãy xem một ví dụ về cách viết số bát phân:
A 8 =125,46 8 =1*8 2 +2*8 1 +5*8 0 +4*8 -1 +6*8 -2 = 64 10 +16 10 +5 10 +4 10 /8 10 + 6 10 /64 10 = 85,59375 10
Dòng thứ hai của ví dụ trên thực sự chuyển đổi một số được viết ở dạng bát phân thành biểu diễn thập phân của cùng một số. Đó là, chúng tôi thực sự đã xem xét một trong những cách chuyển đổi số từ dạng biểu diễn này sang dạng biểu diễn khác.
Vì công thức sử dụng các phân số đơn giản nên việc dịch chính xác từ dạng biểu diễn này sang dạng biểu diễn khác là không thể. Trong trường hợp này, chúng bị giới hạn ở một số chữ số phân số được chỉ định.
Các loại bộ so sánh kỹ thuật số
Bộ so sánh để so sánh các tín hiệu phân cực khác nhau
Bộ so sánh để so sánh tín hiệu đơn cực
Bộ so sánh để so sánh điện áp đơn cực với đặc tính trễ. Trong các bộ so sánh được xem xét, có thể thu được các đặc tính có đặc tính trễ. Việc đưa hiện tượng trễ vào hoạt động của bộ so sánh phần nào làm giảm độ chính xác của phép so sánh, nhưng giúp nó tránh được nhiễu và nhiễu. Độ trễ đạt được bằng cách bật điện áp tham chiếu cao hơn khi điện áp thay đổi từ mức thấp lên mức cao, so với giá trị được sử dụng khi điện áp thay đổi từ mức cao xuống mức thấp. Trong trường hợp này, giá trị điện áp tham chiếu cao được gọi là ngưỡng phản hồi trên và giá trị thấp được gọi là ngưỡng phản hồi dưới. Điều này đạt được bằng cách đưa ra những phản hồi tích cực.
Bộ so sánh nhiều bit
Chúng ta hãy xem xét một ví dụ về bộ so sánh kỹ thuật số bốn bit của dòng K555SP1, tám đầu vào của nó được sử dụng để kết nối hai từ bốn bit: A0. A3, B0. B3 để so sánh Đầu vào điều khiển I(A>B), (A = B) và I(A< В) могут быть использованы для наращивания разрядности компаратора. Предусмотрены три выхода результата сравнения: А>B, A = B và A<В.
Bảng chân trị của bộ so sánh như vậy (Bảng 1) được chia theo từng hàng thành ba phần.
Phần đầu tiên (tám hàng trên cùng của bảng) xác định trường hợp bộ so sánh hoạt động khi các từ bốn bit được so sánh không bằng nhau. Trong trường hợp này, các tín hiệu ở đầu vào tăng độ sâu bit để phản ứng với tín hiệu của các bit thấp hơn của các từ được so sánh không có bất kỳ ảnh hưởng nào đến kết quả so sánh.
Cơm. 1. Biểu diễn đồ họa thông thường của bộ so sánh loại SP1
Ba hàng của phần thứ hai của bảng này mô tả hoạt động của bộ so sánh bằng phương pháp tuần tự tăng độ sâu bit, tức là. khi đầu ra của bộ so sánh bậc thấp được kết nối với đầu vào điều khiển của bộ so sánh bậc cao.
Bộ so sánh bit đơn
Bộ so sánh một bit có hai đầu vào nhận đồng thời các số nhị phân một bit x1 và x2 và ba đầu ra (=, >,<). Из таблицы истинности логические уравнения компаратора при сравнении x1 с x2 получаются в виде
Việc triển khai bộ so sánh như vậy trong cơ sở NAND dẫn đến hình sau (Hình 2):
Hình 2. Bộ so sánh số nhị phân một bit.
Bảng 1. Bảng chân trị của bộ so sánh 4 bit loại SP1
Bộ so sánh(tín hiệu tương tự) (eng. comparator - thiết bị so sánh) - một mạch điện tử nhận hai tín hiệu tương tự ở đầu vào của nó và tạo ra logic “1” nếu tín hiệu ở đầu vào trực tiếp (“+”) lớn hơn ở đầu vào nghịch đảo (“-” ) và logic “0” nếu tín hiệu ở đầu vào trực tiếp nhỏ hơn ở đầu vào nghịch đảo.
Một điện áp so sánh của bộ so sánh nhị phân chia toàn bộ dải điện áp đầu vào thành hai dải con. Tín hiệu logic nhị phân (bit) ở đầu ra của bộ so sánh nhị phân cho biết điện áp đầu vào nằm ở dải nào trong hai dải con.
Bộ so sánh đơn giản nhất là bộ khuếch đại vi sai. Bộ so sánh khác với bộ khuếch đại thuật toán tuyến tính (op-amp) ở thiết kế của cả giai đoạn đầu vào và đầu ra:
- Tầng đầu vào của bộ so sánh phải chịu được nhiều loại điện áp đầu vào giữa đầu vào đảo và không đảo, cho đến sự dao động của điện áp nguồn và nhanh chóng phục hồi khi dấu của điện áp này thay đổi.
- Giai đoạn đầu ra của bộ so sánh tương thích về mức logic và dòng điện với một loại đầu vào mạch logic cụ thể (công nghệ TTL, ESL, v.v.). Có thể thực hiện các giai đoạn đầu ra dựa trên một bóng bán dẫn có bộ thu mở (tương thích với logic TTL và CMOS).
- Để hình thành đặc tính chuyển giao kích động, các bộ so sánh thường được bao phủ bởi phản hồi tích cực. Biện pháp này tránh sự chuyển đổi nhanh chóng không mong muốn của trạng thái đầu ra do nhiễu trong tín hiệu đầu vào khi tín hiệu đầu vào thay đổi chậm.
Khi điện áp so sánh tham chiếu được áp dụng cho đầu vào đảo ngược, tín hiệu đầu vào được áp dụng cho đầu vào không đảo và bộ so sánh không đảo (bộ theo dõi, bộ đệm).
Bằng cách áp điện áp so sánh tham chiếu vào đầu vào không đảo, tín hiệu đầu vào được đưa vào đầu vào đảo và bộ so sánh đang đảo ngược (đảo ngược).
Bộ so sánh dựa trên các yếu tố logic được bao phủ bởi phản hồi ít được sử dụng hơn (ví dụ: xem bộ kích hoạt Schmitt - về bản chất không phải là bộ so sánh mà là một thiết bị có phạm vi ứng dụng rất giống nhau).
Khi mô hình toán học một bộ so sánh, vấn đề về điện áp đầu ra của bộ so sánh phát sinh khi điện áp ở cả hai đầu vào của bộ so sánh giống nhau. Tại thời điểm này bộ so sánh đang ở trạng thái cân bằng không ổn định. Vấn đề có thể được giải quyết bằng nhiều cách khác nhau, được mô tả trong tiểu mục “bộ so sánh phần mềm”.
Bộ đếm xung- thiết bị điện tử được thiết kế để đếm số lượng xung cấp vào đầu vào. Số lượng xung nhận được được thể hiện trong hệ thống số nhị phân.
Bộ đếm xung là một loại thanh ghi (thanh ghi đếm) và được xây dựng tương ứng trên các phần tử flip-flop và logic.
Các chỉ số chính của bộ đếm là hệ số đếm K 2n - số xung mà bộ đếm có thể đếm được. Ví dụ: một bộ đếm gồm bốn flip-flop có thể có hệ số đếm tối đa là 24=16. Đối với bộ đếm bốn trigger, mã đầu ra tối thiểu là 0000, mã tối đa là -1111 và với hệ số đếm Kc = 10, số đếm đầu ra dừng ở mã 1001 = 9.
Hình 1, a thể hiện mạch của bộ đếm bốn bit sử dụng T-flip-flop được mắc nối tiếp. Các xung đếm được cung cấp cho đầu vào đếm của flip-flop đầu tiên. Đầu vào đếm của các flip-flop tiếp theo được kết nối với đầu ra của các flip-flop trước đó.
Hoạt động của mạch được minh họa bằng sơ đồ định thời như trên Hình 1, b. Khi xung đếm đầu tiên đến, khi nó suy giảm, bộ kích hoạt đầu tiên sẽ chuyển sang trạng thái Q1 = 1, tức là. Mã kỹ thuật số 0001 được ghi vào bộ đếm, khi kết thúc xung đếm thứ hai, bộ kích hoạt đầu tiên chuyển sang trạng thái “0”, và bộ kích hoạt thứ hai chuyển sang trạng thái “1”. Bộ đếm ghi số 2 với mã số 0010.
Hình 1 - Bộ đếm bốn bit nhị phân: a) mạch điện, b) ký hiệu đồ họa, c) sơ đồ thời gian hoạt động
Từ sơ đồ (Hình 1, b), có thể thấy rõ rằng, ví dụ, theo sự suy giảm của xung thứ 5, mã 0101 được ghi trong bộ đếm, theo thứ 9 - 1001, v.v. Vào cuối xung thứ 15, tất cả các bit của bộ đếm được đặt ở trạng thái “1” và khi xung thứ 16 giảm, tất cả các bộ kích hoạt được đặt lại, tức là bộ đếm sẽ chuyển về trạng thái ban đầu. Để buộc bộ đếm về 0, cần có đầu vào “đặt lại”.
Hệ số đếm của bộ đếm nhị phân được tìm từ hệ thức Ксч = 2n, trong đó n là số bit (bộ kích hoạt) của bộ đếm.
Đếm số xung là thao tác phổ biến nhất trong các thiết bị xử lý thông tin số.
Trong quá trình hoạt động của bộ đếm nhị phân, tốc độ lặp lại xung ở đầu ra của mỗi bộ kích hoạt tiếp theo giảm một nửa so với tần số của các xung đầu vào của nó (Hình 1, b). Vì vậy, bộ đếm cũng được sử dụng làm bộ chia tần số.
Mã hoá(còn gọi là bộ mã hóa) chuyển đổi tín hiệu thành mã kỹ thuật số, thường là số thập phân thành hệ thống số nhị phân.
Bộ mã hóa có m đầu vào, được đánh số tuần tự bằng số thập phân (0, 1,2,..., m - 1) và n đầu ra. Số lượng đầu vào và đầu ra được xác định bởi sự phụ thuộc 2n = m (Hình 2, a). Ký hiệu “CD” được hình thành từ các chữ cái trong từ Coder tiếng Anh.
Việc áp dụng tín hiệu cho một trong các đầu vào sẽ dẫn đến sự xuất hiện ở đầu ra của số nhị phân n-bit tương ứng với số đầu vào. Ví dụ: khi một xung được cấp vào đầu vào thứ 4, mã kỹ thuật số 100 sẽ xuất hiện ở đầu ra (Hình 2, a).
Bộ giải mã (còn gọi là bộ giải mã) được sử dụng để chuyển đổi số nhị phân trở lại số thập phân nhỏ. Đầu vào bộ giải mã (Hình 2, b) nhằm mục đích cung cấp số nhị phân, đầu ra được đánh số tuần tự bằng số thập phân. Khi một số nhị phân được áp dụng cho đầu vào, tín hiệu sẽ xuất hiện ở một đầu ra cụ thể, số đó tương ứng với số đầu vào. Ví dụ: khi áp dụng mã 110, tín hiệu sẽ xuất hiện ở đầu ra thứ 6.
Hình 2 – a) Bộ mã hóa UGO, b) Bộ giải mã UGO
Bộ ghép kênh- thiết bị trong đó đầu ra được kết nối với một trong các đầu vào, theo mã địa chỉ. Cái đó. Bộ ghép kênh là một công tắc điện tử hoặc cổ góp.
Hình 3 - Bộ ghép kênh: a) ký hiệu đồ họa, b) bảng trạng thái
Mã địa chỉ được cung cấp cho đầu vào A1, A2, xác định đầu vào tín hiệu nào sẽ được truyền đến đầu ra của thiết bị (Hình 3).
Để chuyển đổi thông tin từ dạng số sang dạng tương tự, người ta sử dụng bộ chuyển đổi kỹ thuật số sang tương tự (DAC) và đối với phép biến đổi nghịch đảo - bộ chuyển đổi tương tự sang số (ADC).
Tín hiệu đầu vào của DAC là số nhiều bit nhị phân và tín hiệu đầu ra là điện áp Uout, được tạo dựa trên điện áp tham chiếu.
Quy trình chuyển đổi tương tự sang số (Hình 4) bao gồm hai giai đoạn: lấy mẫu thời gian (lấy mẫu) và lượng tử hóa mức. Quá trình lấy mẫu bao gồm việc đo các giá trị của tín hiệu liên tục chỉ tại các thời điểm riêng biệt.
Hình 4 – Quá trình chuyển đổi analog sang digital
Để lượng tử hóa, phạm vi thay đổi của tín hiệu đầu vào được chia thành các khoảng bằng nhau - mức lượng tử hóa. Trong ví dụ của chúng tôi có tám, nhưng thường có nhiều hơn nữa. Hoạt động lượng tử hóa nhằm xác định khoảng thời gian mà giá trị được lấy mẫu giảm và gán mã kỹ thuật số cho giá trị đầu ra.
Thanh ghi là một đơn vị chức năng kết hợp nhiều trigger cùng loại.
Các loại đăng ký:
1) Thanh ghi chốt– được xây dựng trên các bộ kích hoạt có chốt (K155TM5; K155TM7), việc ghi vào đó được thực hiện theo mức tín hiệu nhấp nháy.
Trong bộ kích hoạt K155TM8, việc ghi được thực hiện bằng cạnh dương của tín hiệu nhấp nháy.
2) Thanh ghi dịch chuyển– thực hiện chức năng chỉ nhận mã tuần tự.
3) Thanh ghi phổ quát– có thể nhận thông tin song song và mã nối tiếp.
4) Sổ đăng ký đặc biệt– K589IR12 có thêm lựa chọn sử dụng.
Đăng kí ca
Đây là một thanh ghi, nội dung của nó khi áp dụng tín hiệu điều khiển có thể được dịch chuyển sang các chữ số cao hơn hoặc thấp hơn. Ví dụ, sự dịch chuyển trái được thể hiện trong Bảng 9.
Bảng 9 Dịch chuyển mã sang trái
Thanh ghi phổ quát
Chúng có đầu ra và đầu vào bên ngoài cho tất cả các bit cũng như đầu vào DS nối tiếp.
Có hai loại thanh ghi phổ quát:
1) một thanh ghi thực hiện dịch chuyển chỉ theo một hướng và nhận mã song song (ví dụ: K155IR1; K176IR3).
2) với bốn chế độ vận hành: dịch chuyển phải/trái; tiếp nhận song song; lưu trữ (ví dụ: thanh ghi 8 bit K155IR13; thanh ghi 4 bit K500IR141).
Phép toán cơ bản chính được thực hiện trên mã số trong thiết bị kỹ thuật số là phép cộng số học.
Bộ cộng logic nút vận hành thực hiện Môn số học cộng mã của hai số. Trong quá trình cộng số học, các phép toán bổ sung khác được thực hiện: tính đến các dấu của số, sắp xếp thứ tự các số hạng, v.v. Các hoạt động này được thực hiện trong các đơn vị logic số học (ALU) hoặc các phần tử xử lý, cốt lõi của chúng là các bộ cộng.
Chất bổ sung được phân loại theo các tiêu chí khác nhau.
Dựa vào hệ thống số phân biệt:
- nhị phân;
- số thập phân nhị phân (nói chung, được mã hóa nhị phân);
- số thập phân;
- những thứ khác (ví dụ: biên độ).
Theo số chữ số được xử lý đồng thời của các số được thêm vào:
- chữ số duy nhất,
- nhiều bit.
Theo số lượng đầu vào và đầu ra của bộ cộng nhị phân một bit:
- bộ cộng một phần tư ("phần tử tổng modulo 2"; phần tử "OR độc quyền"), được đặc trưng bởi sự có mặt của hai đầu vào cung cấp hai số có một chữ số và một đầu ra để thực hiện tổng số học của chúng;
- bộ cộng nửa, được đặc trưng bởi sự hiện diện của hai đầu vào, cung cấp các chữ số giống nhau của hai số và hai đầu ra: một thực hiện tổng số học trong một chữ số đã cho và đầu kia thực hiện chuyển sang chữ số tiếp theo (chữ số cao hơn) ;
- bộ cộng nhị phân một bit đầy đủ, được đặc trưng bởi sự hiện diện của ba đầu vào, trong đó các chữ số giống nhau của hai số được cộng và chuyển từ chữ số trước đó (thấp hơn) được cung cấp và hai đầu ra: trên một, tổng số học trong một chữ số đã cho được thực hiện và mặt khác, chuyển sang lần xả tiếp theo (cao hơn).
Bằng cách biểu diễn và xử lý số cộng bộ cộng nhiều bit được chia thành:
- tuần tự, trong đó các số được xử lý từng chữ số một, từng chữ số trên cùng một thiết bị;
- song song, trong đó các thuật ngữ được thêm đồng thời trên tất cả các chữ số và mỗi chữ số có thiết bị riêng.
Trong trường hợp đơn giản nhất, một bộ cộng song song bao gồm n bộ cộng một bit, được nối tuần tự (từ ít quan trọng nhất đến quan trọng nhất) bằng các mạch mang. Tuy nhiên, mạch cộng như vậy có đặc điểm là hiệu suất tương đối thấp, vì việc tạo tín hiệu tổng và tín hiệu mang trong mỗi bit thứ i chỉ xảy ra sau khi tín hiệu truyền đến từ bit thứ (i-1). bộ cộng được xác định bởi thời gian truyền tín hiệu dọc theo chuỗi truyền. Giảm thời gian này là nhiệm vụ chính khi xây dựng các bộ cộng song song.
Để giảm thời gian truyền tín hiệu truyền, hãy sử dụng: Quyết định mang tính xây dựng
